土木在线论坛 \ 电气工程 \ 供配电技术 \ ADuC848单片机电路设计论文

ADuC848单片机电路设计论文

发布于:2015-09-20 23:30:20 来自:电气工程/供配电技术 [复制转发]
1.系统组成及工作原理

首先通过键盘输入需要的温度,然后由温度传感器PT100测量油槽内温度,温度的变化变换成电阻大小的变化,经过测量电桥中电路处理后变换成微弱的电压信号,在精密放大电路中完成调零及信号调理,以满足A/D输入信号的要求,然后送入ADuC848单片机。在ADuC848单片机中将温度测量信号与设定信号比较,通过运算得到一个控制量,该控制量再经过ADllc848自带PwM输出信号控制加热用电力电子器件导通占空比,最终实现对加热量的控制。系统采用LCD128x64液晶屏显示系统设定温度值和当前温度值,并在系统进行稳定状态时,利用声光电路发出提示信号。

2.系统硬件电路的设计

2.1.系统控制芯片的选择

传统的油糟温度控制的精度是士0.05℃,我们的控制精度是士0.01℃,按照系统的最高温度是200℃计算,要求系统A/D变换的精度不低于士0.01℃,所需要的A/D转换器的位数不低于16位,因而在选择控制芯片时,这个问题必须考虑。除此以外,还需要考虑系统对D/A变换器和运算速度的要求。ADllc848[3]是美国模拟器件公司(ADI)最新发布的片上系统级(SOC)微转换器(Mier。Conver*er)。该芯片集成有单周期指令的8052闪存MCu,最快速度达到11.58MIPS,内部有ZKRAM,4KEZPROM,62KFLASH。芯片的内部集成有8个单端输入(4个全差分输入)的16位模数转换器(ADC),片内的电压基准为1.28v,精度1%,电源噪声抑制45dB,温漂100PPm/℃。芯片自带1个12位的D/A转换器、2个16位的PwM控制器、l个速率达384kbps的RS232串口等。芯片自带A/D变换器的量化误差为200℃/65536=0.003℃,完全可以满足控制精度的要求。

2.2.测量及精密放大电路

信号采集的精度受到电路中供桥电源的精度的影响,设计过程中采用LM317构成精密稳压电路为电桥供电,以提高测量精度。为保证电桥的测量精度,桥臂电阻应选用温度系数小精密金属膜电阻。精密放大电路如图2所示。电路中包含一级放大电路和二级放大电路两部分。其中一级放大采用仪表放大器AD620,该放大器具有较高的精度和较高的共模抑制比,只需调节RG即可将增益调节在1一1000之间。为了抑制高频干扰信号,需要在AD620的输人端加人滤波电容和限幅电路。二级放大采用LM358运算放大器,通过调节反馈电阻RF来调整放大器的增益,以适应宽范围的温度测量。在实际应用中为了保证测量信号的准确性,在软件中设置了克服零偏的调零功能,由系统软件自动完成。

2.3.ADuC848单片机外围电路

标准油槽精密温度控制系统以ADuC848单片机在系统软件的设计中应充分考虑系统软件与硬件电路的有机结合,有效利用无差拍控制技术来减小过渡过程时间和提高控制精度。在标准油糟温度的各种控制方案中,无差拍控制是一种跟踪精度高、瞬时响应快的优秀数字控制策略。与模糊控制方法[l]相比,其算法算法更简单,系统资源需要的更少,但无差拍控制是一种基于对象精确模型的控制方法,其控制质量在很大程度上依赖于控制器参数与负载参数的配合,因而在实现过程中,需要对模型和负载参数有个较精确的把握。在每个采样周期内,根据参考信号和当前采样周期得到的温度测量值实时计算出所需的脉宽么T,并给出开关控制信号,实现油糟温度无差拍跟踪参考信号。整个测量系统的软件设计采用模块化设计,由A/D采样模块、数字滤波模块、显示模块、模糊算法模块和输出信号比占空比控制模块等,在完成基本功能的基础上,还可以增加系统的功能,如增加自诊断、自保护和故障实时监测及报警功能。系统软件流程如图3所示。

3.结束语

基于ADllc848的标准油槽精密温度控制电路,充分利用了控制芯片的内部资源,降低了系统电路的复杂性,实现了系统的数字化控制。测试结果表明,系统控制精度高,工作稳定可靠,具有一定的应用参考价值。



这个家伙什么也没有留下。。。

供配电技术

返回版块

97.88 万条内容 · 2150 人订阅

猜你喜欢

阅读下一篇

解扰电路之电路设计论文

1扰码和解扰原理 同步扰码的实质是让输入比特与随机数产生器所产生的一位随机比特进行异或来产生扰码的输出比特,其原理如图1所示。JESD204B协议规定的扰码方式需采用自同步扰码方式,自同步的扰码与解扰电路结构如图2所示。可见,对于自同步串行扰码,每次扰码输出都是由移位寄存器第13位和第14位比特进行异或,得到的结果再与输入比特值进行异或而得到的。由于传输层数据成帧之后,往往是以8位或16位数据进行并行传输的,所以必须在串行扰码的基础上,设计8位并行或16位并行的扰码与解扰电路。下面将在串行扰码表达式的基础上推导并行扰码的逻辑表达式。串行扰码每次只处理一个比特。在每个时钟周期,移位寄存器只移一位[3]。对于串行扰码,假设此刻输入比特是bn,输出比特是an,则移位寄存器s0中存储的比特是an-1,依此类推移位寄存器s14中存储的比特是an-15,因此an=bn+an-14+an-15。则下一个时刻的输入比特是bn+1,输出比特是an+1,此时移位寄存器s14中存储的比特是an-14,因此an+1=bn+1+an-13+an-14。由上面两组公式可以看出,只要保证扰码器和解扰器中对应的各个移位寄存器中的值相同即可,即扰码器的移位寄存器状态与解扰器的移位寄存器状态必须达到同步。由于协议中并没有规定移位寄存器的初始值,所以要解决解扰器输出与移位寄存器初始状态值有关的问题。为了不让解扰电路的输出与初始状态值有关,便于收发两端的同步,下面给出一种改进的并行扰码与解扰电路结构。

回帖成功

经验值 +10