针对
传输线
问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。【解密咨询+V信：icpojie】
一、严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在
PCB板上存在
传输线效应
的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
二、合理规划走线的拓扑结构
解决
传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，
PCB走线
采用两种基本拓扑结构，即菊花链(Daisy Chain)布线和星形(Star)分布。
三、抑止电磁干扰的方法
很好地解决信号完整性问题将改善
PCB板
的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做
PCB
来实现。表面积层通过在普通工艺 PCB上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现 ，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低
PCB的体积
。
PCB面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
四、其它可采用技术
a.为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
b.当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
c.任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。
d.如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。
本文专门针对解决这些高速电路设计问题的,此外，在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。【解密咨询+V信：icpojie】
全部回复（1 ）
只看楼主 我来说两句 抢板凳