组合层叠式芯片SST34HF162G破解技术研究

Flash存储单元中所存储的数据是0还是1，是完全由存储单元的电学性能决定的。这样，要读出其中的数据，就只能通过电学的方法。当前的不少芯片，都设计有加密功能，在芯片数据写入之后，可以通过加密使得数据无法读出。要想得到已加密芯片内部存储的数据，需要对芯片进行反向分析，弄清楚芯片的加密原理，再针对性的对芯片做相应的解密操作（比如FIB电路修改），去除芯片的加密功能，然后读出其中数据。
　　组合层叠式存储器概述
　　组合层叠式ComboMemory 存储器产品是高度集成的方案,在单个或多芯片封装中组合了SST的SuperFlash 技术和静态RAM。这些器件对于那些既需要flash和SRAM又受到空间限制的应用是理想的选择,如手机、传呼机、便携式消费电子产品、移动通信和和手持GPS设备等。组合层叠式ComboMemory 存储器系列包括二个产品系列：
　　32 系列：Flash和SRAM或者PSRAM集成到单个多芯片封装(MCP)，例如SST32HF802。
　　34 系列：双Bank Flash和SRAM或者PSRAM集成到一个多芯片封装(MCP)，例如SST34HF162G。
　　以下是SST34HF162G芯片解密特性分析，供广大客户参考借鉴。
　　SST34HF162G特性
　　Flash组织：1M X16
　　- 16Mbit；12Mbit+4Mbit
　　并发操作
　　- 在擦除/编程Flash的同时对SRAM进行读写操作
　　SRAM机构：
　　- 2Mbit：128K X16
　　单2.7-3.3V的读取和写入操作
　　卓越的可靠性
　　- 耐力：100,000次（典型值）
　　- 大于100年数据保存期
　　低功耗（典型值@ 5 MHz时）
　　- 工作电流：Flash 10 mA（典型值），SRAM 6 mA（典型值）
　　- 待机电流：10μA（典型值）
　　硬件扇区保护（WP＃）
　　- 保护4个最外层的大映射持有WP＃低，解除保护的扇区（4千字）持有WP＃高
　　硬件复位引脚（RST＃）
　　- 复位内部状态机来读取数据阵列
　　扇区擦除功能
　　- 统一2千字扇区
　　块擦除功能
　　- 统一32千字块
　　读取访问时间
　　- Flash：70 ns
　　- SRAM：70 ns
　　擦除暂停/擦除恢复功能
　　锁存地址和数据
　　快速擦除和字编程（典型值）：
　　- 扇区擦除时间：18ms
　　- 块擦除时间：18ms
　　- 芯片擦除时间：35ms
　　- 编程时间：7μs
　　自动写时序
　　- 内部VPP生成
　　结束写检测
　　- 触发位
　　- 数据＃轮询
　　CMOS I/ O兼容性
　　JEDEC标准指令集
　　封装可供选择
　　- 48球LFBGA（6mm×8mm）
　　- 48球LBGA（10mm×12mm）
　　- 无铅封装（无铅）
　　在长期的解密研究中，我司已掌握该 芯片解密的核心技术，可为广大客户提供价格合理、优质可靠的芯片解密方案。同时，我司除提供芯片解密，IC解密， 单片机解密，DSP解密，CPLD解密，目标代码的反汇编外，还提供芯片设计，晶圆代工，抄芯片（芯片仿制），芯片代工，PCB抄板，PCB制板图的设计和代加工，物料代采购及软件程序的二次开发等等。