原创论文:以FPGA为核心实现继电保护装置：暂态信号可定制实时时频精细分析算法及实现2

本帖最后由 linwei_jinan_fpga 于 2014-10-13 06:46 编辑

2.3 对仿真结果的说明

图6 、图7 中突变点区域的波形之所以看上去不如多级Mallat 分解提取到的小波系数波形那样“集中”，原因在于这里输出的是在时域上未经“压缩”的信号 – 这正是本算法在时域上的高分辨率特征的体现 -- 这里提供的是 Mallat 算法无法提供 的所有各频段的时域细节。

图6 、图7 中突变点区域的波形之所以看上去不如DB5 小波单级Mallat 分解提取到的小波系数波形那样“模极大值突出”，原因在于DB5 小波Mallat 算法高通滤波器的通带几乎覆盖了整个（0 ，fs/2 ）频段，累加了远为宽广的频带范围内的能量。这种“累加”，可以把更多频率范围内的模极大值重叠在一起，使其更突出。但是，从另一个角度看，这也是一种“混杂”，使后续模块无法看的暂态信号在各频段内的分量在故障点处的模极大值之间的数量、位置关系等各种关系。也就是说， Mallat 算法无法区分 暂态信号在各细分频段内的时域特征。这一区别正是本算法在频域上的高分辨率特征的体现。

2.4 暂态信号可定制实时时频精细分析算法与小波分析算法的关系

由上述算法分析、仿真工作可知，从算法执行的结果来看，暂态信号可定制实时时频精细分析算法可以被看做小波分析算法在时间、频率两个维度上的精细化、可定制化发展。

3 基于FPGA 的范例模块设计及仿真验证

为验证本算法的实用性，笔者基于FPGA 设计了一个滤波器性能参数与1.3 节的例子相同、各滤波器并行运行、同时处理2 通道数据的范例模块，在ISim 仿真环境下同时读取上述2 路暂态故障信号采样值序列，对其功能进行了仿真验证，对其输出延迟、运算速度、芯片资源占用情况进行了验证。

3.1 FPGA 范例模块的设计

在1.3 节的例子述及的 32 个FIR 带通滤波器 由Xilinx 公司的集成开发软件ISE 14.5 利用FPGA 芯片提供的可配置的基础DSP 硬核、片内RAM 块、逻辑资源、连线资源生成，需调用其提供的用于生成FIR 滤波器的IP 核。

由于需要处理2 路采样值，所以调用IP 时设置FIR 输入的运算数据通道数为2 ；由于设计的原始数据采样频率为500kHz ，所以调用IP 时设置的输入数据速率为 500kHz 。滤波系数位宽为16 ，输入、输出数据位宽分别为32 、48 。驱动整个模块运行的时钟主频为 200MHz 。

3.2 对FPGA 范例模块的仿真

仿真工具采用ISE 集成开发环境中提供的ISim 仿真器。编写简单的测试模块，从外部向本模块提供时钟信号、运算启动信号，以模拟实际装置中外部环境对本模块的施加的基本驱动信号。仿真过程中，调用仿真器支持的系统函数对所关注的信号进行打印，将打印结果整理后贴到excel 中，由excel 绘制其波形。

在仿真模式下模块的工作过程：收到运算启动信号后，带通滤波器1 子模块1 依次读取2 块待处理数据缓冲区（分别存储2.2 节得到的故障前后A 相电压、电流采样数据）中存储的第1 个数据，每次读出的缓冲区n （n=1 、2 ）的数据同时送入32 个处理通道（滤波器）的数据输入口，然后是各缓冲区的第2 个数据、第3 个数据...... 。各通道的滤波后数据流在一定延迟（与阶数有关）后出现数据输出端口，供后续模块使用。

3.3 仿真结果

32 个带通滤波器的输出信号波形如图8 、图9 所示。对比图6 、图7 可知，范例模块完全实现了1.3 节所述例子的算法功能。

图8 A 相电压在故障时刻前后的波形数据被FPGA 范例模块处理后得到的第1~16 个频带的数据波形

图9 A 相电压在故障时刻前后的波形数据被FPGA 范例模块处理后得到的第17~32 个频带的数据波形

3.4 模块的输出延迟、运算速度、芯片资源占用情况

如图10 所示，自开始仿真后，第2 路采样值滤波的第1 个有效数据输出是在432us 时刻。所以，完成 2 路采样值处理 的时间延迟在 220us 以内。

图10 FPGA 范例模块仿真波形截图

在ISE 环境下对本模块进行综合、布局、布线，在采用Xilinx 的中等性能产品系列中速度最慢、运算资源最少的芯片xc7k70t-3fbg676 的情况下，最终得到的结果是可以运行在 200MHz 以上，满足3.1 节中调用IP 时的要求。片内主要硬件资源的占用比例：Slice Registers ，15% ；Slice LUTs ，17% ；occupied Slices ，30% ；RAM 块，48% ；DSP 硬核，40% 。

必须指出的是，本文所做工作的目的在于验证可行性、性能优势，而非寻找最优解。后续参与此方向研究的专家，尤其是经验更丰富的FPGA 应用研发设计师，在保护算法设计师提供的约束条件的协助下，应该能找到性能、成本更趋近于最优解的具体实施方案。

4 暂态信号可定制实时时频精细分析算法在继电保护算法设计中的应用策略

暂态信号可定制实时时频精细分析算法为后续保护算法模块提供了前所未有的实时时频关联精细信息。在电力系统故障分析阶段、原始保护算法设计阶段，对故障仿真数据、现场故障录波数据进行全频带、无遗漏、尽可能精细化的分析，将为分析各种故障所表现出的暂态特征、发现保护算法的新特征量、设计新特征量提取算法提供关键性的信息。笔者当前能想到的研究方向有：

寻找各带通滤波器滤出的m 路暂态信号在几十、几百个频段上的实时分量信号的量值、量值的 n 次导数 之间的交叉时序关系。

提取各带通滤波器滤出的m 路暂态信号在几十、几百个频段上的实时分量信号数据序列以时间为横轴形成的包络线，寻找这几十、几百*m 条包络线信号的量值、量值的 n 次导数 之间的交叉时序关系。

由于暂态信号可定制实时时频精细分析算法可以被看做小波分析算法在时间、频率两个维度上的精细化、可定制化发展，所以暂态信号小波分析结果的各种后处理方法，如模极大值定位、窗奇异性指数分析、多分辨信息熵检测算法、基于能量分布的检测与分类算法[4] 等等，应该也都可以用于暂态信号可定制实时时频精细分析算法的数据后处理。

• 0人已收藏

• 0人已打赏

  免费
• 0人已点赞

• 分享

  复制链接 新浪微博 微信扫一扫